北京科技大学前沿交叉科学技术研究院张铮教授、张跃院士团队聚焦二维过渡金属硫族化合物材料在集成电路的应用需求，瞄准这类材料无法实现稳定的低功耗CMOS器件架构的关键问题和挑战，另辟蹊径，提出了通过设计范德华气隙势垒同质结，创新构筑同质结负载型“Pseudo-CMOS”反相器架构的思想，实现了静态功耗低至亚皮瓦级的逻辑计算功能。该研究成果以“Homojunction-loaded inverters based on self-biased molybdenum disulfide transistors for sub-picowatt computing”为题，于2024年1月8日发表在《Nature Electronics》上。北京科技大学为该论文唯一单位，博士生卫孝福、张先坤教授为论文第一作者，张跃院士、张铮教授和康卓教授为论文通讯作者。

  研制低功耗高效计算的芯片是集成电路领域的全球热点问题和国际前沿竞争焦点。随着集成电路制程节点的不断推进，传统硅基CMOS器件面临尺寸微缩下高泄漏电流导致的芯片静态功耗无法抑制的重大挑战。二维过渡金属硫族化合物（TMDCs）材料具有突破尺寸微缩极限的稳定结构、优异的输运性能和对短沟道效应的免疫性，是后摩尔时代最具竞争力的集成电路非硅沟道材料之一。然而，二维半导体材料无法通过化学掺杂工艺构筑稳定的CMOS器件，因此，亟待开发基于二维材料本征优势的新集成器件架构，研制满足低功耗应用需求的新型逻辑电子器件。

  我校前沿交叉科学技术研究院张铮教授、张跃院士团队率先发现了范德华气隙势垒对单层二硫化钼（MoS₂）电子输运行为的非对称调控特性，设计构筑了自偏置同质结二极管。基于此，创新提出了通过共电极设计将单层二硫化钼构筑的自偏置同质结二极管与N型场效应晶体管互连组成结型CMOS（pseudo-CMOS）逻辑反相器的新器件架构。通过气隙势垒有效抑制了漏电流，使得器件的静态功耗显著降低到亚皮瓦级，仅约为传统CMOS逻辑反相器的1%、NMOS逻辑反相器的0.3%。进一步，为了验证二维范德华结型CMOS技术在大规模电路制造应用的可行性，设计研制了结型CMOS通道晶体管逻辑电路，实现了全摆幅逻辑功能，且执行相同逻辑功能，节省了超过80%的晶体管数量。

  自偏置范德华气隙势垒的结型CMOS集成器件架构，验证了单极性二维半导体材料在超低功耗逻辑计算的可行性，为二维半导体材料在未来集成电路发展提供了新的思路。该成果获得国家自然科学基金、国家重点研发计划项目、中国科学院前沿交叉研究项目、北京科技新星计划等项目的支持。

论文链接：https://www.nature.com/articles/s41928-023-01112-w

图文导读

图1 自偏置范德华气隙势垒结型CMOS逻辑反相器的功耗优势

图2 自偏置范德华气隙势垒结型CMOS逻辑门电路的功能演示