晶体管器件的电学性能受金属半导体接触界面影响，传统硅基工艺通过对金属接触的半导体进行重掺杂以减小金属/半导体界面的肖特基势垒的方式不适合超薄2D半导体，因为其有限的物理空间难以容纳大量的掺杂剂。因此，开发与硅基加工工艺兼容的2D半导体的大范围掺杂和表面悬挂键制造策略至关重要。

图1 具有SVE接触的单层MoS2 FET的制备及电学特性（a）具有SVE接触的单层MoS2 FET的构建过程。（b&c）室温下不同等离子体暴露时间0、10、20和35s时SVE接触的MoS2 FET的输出和转移特性。（d）室温下提取的场效应迁移率

  我们报道了一种利用简单的硫空位（SVs）工程实现金属与单层MoS2之间欧姆接触的大规模可加工策略。由于引入SVs成功掺杂了接触区域，单层MoS2 FET的接触电阻低至1.7 kΩ·μm。这种低接触电阻使得MoS2 FET具有153 cm2 V-1 s-1的超高载流子迁移率，4×109的大开/关比和342 μA μm-1的高饱和电流。通过调节等离子体处理时长对不同SV浓度的综合研究，也证明了SV增加的电子掺杂，以及由此导致的肖特基势垒降低，是驱动电学性能增强的主要因素。本工作为推动二维材料集成电路的工业化发展提供了一种简便的方法。

Approaching Ohmic Contacts for Ideal Monolayer MoS2 Transistors Through Sulfur-Vacancy Engineering

Jiankun Xiao, Kuanglei Chen, Xiankun Zhang*, Xiaozhi Liu, Huihui Yu, Li Gao, Mengyu Hong, Lin Gu, Zheng Zhang*, Yue Zhang*

DOI: 10.1002/smtd.202300611

原文链接: https://onlinelibrary.wiley.com/doi/10.1002/smtd.202300611